- 최근 로그인2019.02.14
- Verilog/VHDL 회로설계
- * 재능등록일
- 2018-07-31
- * 재능종류
- 기타프로그램개발
- * 판매가능지역
* 상세지역으로 표시될 경우 해당 지역위주로 판매가 가능한 재능일수 있습니다.
(전국으로 표시될 경우 제한없이 판매) - 전국
- * 재능작업일
*재능 작업완료까지 판매자가 약속하는 기간(구매자의 요구사항에 따라 작업일정은 달라질수있음)
- 7일
- * 전화 가능여부
* 구매후 판매자에게 전화로 연락 가능 여부
구매전에는 쪽지와 파일로 판매자에게 문의할수 있습니다.
(SMS,메일 자동통보 기능으로 신속한 답변가능) - 가능
- * 구매만족도
* 구매 후기를 작성한 구매자분들의 평균 구매 만족도
- 100%
- * 기본가격
- 200,000원
-
Matlab 이나 C 형태의 알고리즘을 분석하여 회로로 설계하여 드립니다.
verilog, VHDL 모두 가능합니다.
회로설계후 simulation 이나 FPGA 검증, ASIC 까지 진행하실 수 있습니다.
경력은 10년 이상으로 다수의 ASIC 개발하였습니다.
알고리즘의 복잡도에 따라 작업기간이 달라질 수 있으니 유의 바랍니다.
- ▷ 구매만족도
- 100%
(4명)
- ▷ 재능후기
- 만족 : 4 명
- 보통 : 0 명
- 불만 : 0 명
- ▷ 재능평가
- 품질 :
(100%)
- 기간 :
(100%)
- 친절 :
(100%)