• Verilog/VHDL 회로설계

  • * 재능등록일
  • 2018-07-31
  • * 재능종류
  • 기타프로그램개발
  • * 판매가능지역* 상세지역으로 표시될 경우 해당 지역위주로 판매가 가능한 재능일수 있습니다.
    (전국으로 표시될 경우 제한없이 판매)
  • 서울>서울전체
  • * 재능작업일*재능 작업완료까지 판매자가 약속하는 기간(구매자의 요구사항에 따라 작업일정은 달라질수있음)
  • 7일
  • * 전화 가능여부* 구매후 판매자에게 전화로 연락 가능 여부
    구매전에는 쪽지와 파일로 판매자에게 문의할수 있습니다.
    (SMS,메일 자동통보 기능으로 신속한 답변가능)
  • 가능
  • * 구매만족도* 구매 후기를 작성한 구매자분들의 평균 구매 만족도
  • 100%
  • * 기본가격
  • 100,000원
  • 수량 
  • 기본 100,000원 + 옵션 = 총
  •  
  •  

     

    Matlab 이나 C 형태의 알고리즘을 분석하여 회로로 설계하여 드립니다.

     

    verilog, VHDL 모두 가능합니다.

     

    회로설계후 simulation 이나 FPGA 검증, ASIC 까지 진행하실 수 있습니다.

     

    경력은 10년 이상으로 다수의 ASIC 개발하였습니다.

     

    알고리즘의 복잡도에 따라 작업기간이 달라질 수 있으니 유의 바랍니다.

     

  • ▷ 구매만족도
  • 100%
  • (3명)
  • ▷ 재능후기
  • 만족 : 3 명
  • 보통 : 0 명
  • 불만 : 0 명
  • ▷ 재능평가
  • 품질 : (100%)
  • 기간 : (100%)
  • 친절 : (100%)
    • jackerbell | 평가 :  만족 | 합의된 가격 주문
    • 매우 친절하고 까다로운 과제였는데도 성실히 잘 수행하셨어요.
    • 2018-12-06 00:21:50
    • happpz | 평가 :  만족 | 합의된 가격 주문
    • 너무 친철하게 차근차근 하나씩 설명해주시고 정말 많이 배우는 시간이 되었습니다 감사합니다! 저도 열심히 해서 언젠가 다시 뵐 날이 왔으면 좋겠네요 다시 한번 감사합니다
    • 2018-11-28 23:25:16
    • 갓순상 | 평가 :  만족 | 수량 4
    • 정말 감사합니다! 답변 엄청 잘해주시고 궁금한 것들 전부 다 친절히 알려주십니다. 다음에 기회있으면 무조건 또 이용하고 싶습니다. 적극추천합니다~!
    • 2018-10-17 09:44:54